遥遥领先思佳讯高质量压控晶体振荡器编码

遥遥领先思佳讯高质量压控晶体振荡器编码，计时设备代表了一个庞大、稳定增长的数十亿美元市场，其中包括时钟发生器和缓冲器IC以及频率控制装置。时间的大尺寸若你们考虑到几乎所有的电子设备都包含定时IC，市场就不足为奇了。鉴于计时产品对电子行业的重要性，令人惊讶的是计时速度如此之慢近年来技术不断进步。事实上，在过去的二十年里，计时设备供应商以惊人的缓慢创新速度交付了时钟和频率控制产品。然而，嵌入式市场的最新趋势和该领域新供应商的进入推动时序技术的创新，帮助设计者提高系统性能，简化他们的设计，并减少了他们对具有历史悠久的交付周期的定时设备的依赖。

传统嵌入式设计历来专注于网络和存储等应用系统、工业自动化和控制、销售点（POS）系统、测试和测量设备、家庭和建筑自动化以及医疗系统。（有关在具有PCI Express连接的存储应用程序中使用的时钟IC。）

主流x86 PC芯片组，或这些芯片组的略微修改版本，通常用于嵌入式应用程序。为了满足嵌入式系统的要求，x86芯片组必须实现工业级合规，并且它们的使用寿命通常超过六年。如果传统的芯片组架构需要对主系统时钟进行修改不频繁且相对较小，并且适应这些时钟变化通常是有意义的通过在板上添加分立组件。在很大程度上，这种趋势保持了时机嵌入式系统的要求与其主流PC前辈非常相似。差异主要与某些产品的较长生产寿命及其一致性有关工业级。简而言之，嵌入式系统不需要对定时设备架构。
然而，在过去的七、八年里，CPU、图形的基本计算架构/VGA控制器、内存控制器和I/O接口在大量新兴的最终压控晶体振荡器产品需要一个操作系统，而且数量有限应用程序。这种市场动态扩大了嵌入式市场工业将包括更广泛的消费者和企业系统，以及小尺寸处理模块。定时设备已经相应地发展，以满足不断变化的需求今天的嵌入式系统。
要了解定时技术是如何发展以满足嵌入式应用程序的需求的有助于理解主系统设计的三个最新趋势。
首先要考虑的因素是最近主流PC中基本定时功能的集成历史上作为总时序解决方案的一部分从外部提供的芯片组。这些芯片组的嵌入式版本可能需要较小的时序组件，通常在扩展缓冲器或独立互补时钟发生器的形式。遥遥领先思佳讯高质量压控晶体振荡器编码.
第二个因素是引入了专门针对嵌入式应用程序的新芯片组并且主要依赖于外部主系统时钟发生器。这些定时装置灵活处理从小型处理器模块到大型主板等多种形状因素。
第三个因素是x86之外的处理体系结构的传播增加不同的系统时钟要求，主要在消费者和企业中嵌入式应用程序的部分。

为了满足当今嵌入式系统的要求，计时行业的新玩家已经引入了集成非易失性技术的高度可定制的时钟发生器IC。
这些定时设备通过提供特定应用程序，满足了广泛的客户需求定制时钟有源晶振解决方案，以满足频率、输出类型、抖动、相位、偏斜以及特定应用程序的其他接口要求。
也许传统可编程时钟解决方案最显著的局限性在于需要I2基于C的固件或BIOS开发。在许多应用中，I2C接口是不可用或不可取。新一代可配置定时设备现在可用于解决了与传统I2C可编程性解决方案相关联的缺陷。这些新的时机产品可以完全在工厂进行定制，也可以使用基于Web的实用程序进行定制。此可自定义该方法减轻了使用BIOS内存空间的负担，有利于系统设计稀缺固件资源的分配，以及通过帮助减少引导时间。一旦设备是定制的，I2C编程仍然可以用于启动后功能，例如热交换时钟将需要在检测到硬件卡插件时立即启用。
定时设备技术的另一个新兴趋势是在频率生成方面提供灵活性以及时钟信号的调谐能力。后一种能力最近对由于嵌入式应用程序中差分信号传播的增加。在里面此外，提供功能以帮助嵌入式设计人员最大限度地减少移动应用程序和绿色倡议，以及遵守政府法规，如美国联邦通信委员会的规定，已成为普遍要求。
最后，定时设备和石英晶体振荡器有多种封装类型，这在十年前是不可用的以前这些封装——有些小到1.2毫米x 1.4毫米——现在可以解决各种问题当今嵌入式应用程序中对小尺寸和可制造性的要求。
时钟发生器和缓冲IC现在具有内置功能，如可编程边缘速率、可编程阻抗、可编程偏斜和扩频技术用于对抗嵌入式应用中的电磁干扰（EMI）。这些功能可以在干扰必须对3G/4G无线电进行优化，以改进设备操作。
如图2所示，降低边缘速率是降低EMI的最快方法。对于许多时钟供应商，边缘利率控制通常适用于整个银行，这限制了调整每个银行的能力用于其特定负载的信号。如果一个接收机需要快速边缘速率相同的输出组将具有相同的快速边缘速率，从而导致更高的EMI。带每个单独输出的可编程边缘速率控制允许板设计者自定义每个输出到其自身的负载和跟踪长度。

当同一频率的多个输出在同一时间点切换时，最终结果是时钟频率谐波处的大EMI杂散以及电源处的噪声增加由于开关电流的组合量。通过将每个时钟输出偏斜编程为相对于其他输出延迟，杂散能量被分散，这降低了峰值EMI和功率电源开关噪声。
今天的大多数嵌入式系统实现差分时钟方法以获得更高的带宽；许多电路板设计者忽略了这些信号格式对EMI和系统的影响表演边缘转换速率的不匹配以及真信号和补码信号之间的偏斜将产生辐射EMI的共模能量，以及导致数据的不稳定交叉点丧失由于这些系统中的时钟树通常驱动具有差分输出的晶体振荡器和多个总线差分时钟失调可以产生大量的共模能量。通过使用I2C可编程或工厂可配置的偏斜和边缘速率功能，每个I/O都可以单独调谐到PCB环境以实现交叉点优化和EMI降低。
可编程阻抗还允许电路板设计者在没有必须修改离散的端接网络或PCB迹线设计。迹线阻抗不匹配导致产生时钟过冲和下冲的反射，导致EMI和接收设备的时钟电路中的小故障。
频率定制已经成为一种既定条件，但解决其他参数开发人员在设计系统和实现里程碑（如signal）时会关心优化或最终产品符合联邦法规要求？还是很难让系统设计者相信，在时间上存在“大规模”定制最佳时间安排解决方案，无论应用程序如何，无需数月的交付周期或大量的非经常性工程（NRE）费用。
现在，嵌入式设计已经超越了传统的工业系统，并迁移到消费者和企业市场节奏更快，获得产品的紧迫感更强迅速推向市场。当今的计时设备供应商必须能够对开发人员的定制需求。直到最近，自定义配置都是通过IC设计、布局、掩模和新晶圆开发。这种定制过程经常需要将工作产品交付给客户需要三到四个月的漫长交付周期。
定时设备的工厂和网络定制通过实现嵌入式开发人员，以避免开发BIOS子程序的唯一目的配置时钟。开发人员获得额外的奖励，可以在几个月内接收时钟样本几周而不是几个月——比口罩定制时钟快60%。
也许web定制为嵌入式开发人员提供的最显著的好处是，可编程定时设备是指它们不再只适用于最高音量应用程序。使用基于web的时钟配置实用程序，如Skyworks的ClockBuilder（如图在图3）中，嵌入式设计人员现在可以期待具有交付周期的特定于平台的定时解决方案短至两周，无论项目规模如何。现在，任何有互联网连接的人可以在线配置计时设备，并享受完全定制的、特定于应用程序的时钟和振荡器的好处，交付周期短至两周。

在过去的几十年里，计时技术的变化很慢，但变化的速度随着计时市场上创新的新供应商对更大的灵活性、更多的定制、更好的性能和更小的外形尺寸–所有这些都在领先范围内以天而不是数周为单位的时间。是时候让嵌入式系统设计者重新思考了他们对定时IC可以做些什么来帮助他们实现系统设计目标的假设。