您好！欢迎进入来到康华尔电子TXC晶振专营！

领先全球Skyworks振荡器专用于高速通信，随着通信和数据中心应用程序向更高的数据速率过渡以快速提供支持，随着互联网流量需求的增加，SerDes参考时钟的性能也越来越高重要的如果参考时钟抖动过高则会导致不可接受的高系统误码率（BER），流量丢失或系统通信丢失。此外，56G PAM4 PHY、100G/200G/400G以太网、100G/400G OTN需要不同的频率组合从而进一步增加了时序复杂性。

Skyworks最新的Si54x Ultra系列晶体振荡器产品专为这些要求苛刻的高速通信和数据中心应用程序。这些高性能振荡器提供任何频率合成，80fs RMS的超低抖动，可用于标准的小型振荡器脚印。通过提供最佳的包含抖动裕度和频率灵活性，我们的Ultra系列使其变得简单为硬件设计师提供充满信心的设计和降低风险的产品开发。

图2显示了使用Skyworks专有的第四代DSPLL的另一种方法建筑学DSPLL技术使用具有内环和外环的双环PLL架构来实现了低带宽抖动衰减PLL。内环起数字控制振荡器的作用（DCO）。内环是基于低相位噪声15GHz模拟的宽带PLL LC振荡器。石英晶体振荡器不是用模拟电路控制VCO，而是用数字控制使用高分辨率frac-N反馈除法器。frac-N反馈除法器以精确的步长进行调制以使整个内部环路能够作为DCO进行操作。LC振荡器提供宽的调谐范围，使得内环PLL能够在宽的频率范围上操作。一种低成本的基本模式，使用不可拉晶体作为内环参考。环路滤波器功能以数字方式实现而不需要分立的部件。
DSPLL外环执行三个功能：与外部提供的参考同步时钟、抖动衰减和时钟倍增。由于内环是数字控制的，因此DSPLL外环可以类似地使用高度数字化的架构来实现。DSPLL外环滤波器完全使用先进的模数转换器（ADC）和数字信号在芯片上实现基于DSP的架构，简化了印刷电路板（PCB）的布局和设计最大限度地提高对板级噪声的抗扰度。此体系结构的另一个好处是用户可编程性关键PLL参数，例如PLL环路带宽。有效频率调谐分辨率该架构的精度为万亿分之一（ppt），能够实现非常精确的PLL控制。DSPLL体系结构不需要更改物料清单（BOM）来支持不同的输入和输出频率和环路带宽。

图2提供了Skyworks新的Ultra系列第4代DSPLL的高级概述建筑学与需要复杂批量生产的传统振荡器方法不同工艺和不同频率的不同晶体，Si54x结构结合了简单、高品质固定频率晶体和Skyworks最新一代DSPLL，可产生任何频率。这个在输出测试期间，设备被编程并定制为目标频率。使用这种创新Si54x可以很容易地进行大规模定制，以满足每个客户的独特要求。这个Si54x Ultra有源晶振系列支持从200 kHz到1.5 GHz的任何频率，使单个产品系列能够轻松支持标准和自定义频率应用程序。领先全球Skyworks振荡器专用于高速通信.
第4代DSPLL采用业界领先的55 nm CMOS技术设计，充分利用了数字架构，提供一流的频率灵活性和抖动性能。输入DSPLL的相位检测器从模拟转换为数字，使DSPLL能够完全在数字领域。这种全数字化的方法有多种好处。第一，数字控制振荡器（DCO）可以用小到<1ppb的步长来精确控制，以跟踪参考时钟和反馈时钟。DCO增益较小，使电路不易受噪声影响比传统的模拟PLL。其次，DSPLL支持一种创新的相位误差消除使用高级数字信号处理来消除由于延迟、非线性和温度效应。这些体系结构特征确保了整个过程中一致的设备性能，电压和温度。因此，Skyworks的第4代DSPLL架构提供了超低功耗整个工作范围内的抖动。